[1]. Generalization of the Shape Uniqueness Theorem for Free-form Curves
Computer-Aided Design and Applications 21/2 229-240 （2024年） [査読] 有 [国際共著論文] 該当する
[責任著者・共著者の別] 共著者
[著者] Kenjiro T. Miura, R.U. Gobithaasan, Md Yushalify Misro, Tadatoshi Sekine, and Shin Usuki [DOI]
[2]. Super-resolution and Optical Phase Retrieval Using Ptychographic Structured Illumination Microscopy
Proc. ISMTII 2023 / - （2023年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Keichi Kuwae, Tadatoshi Sekine, Shin Usuki, and Kenjiro T. Miura [備考] 国際会議論文（Seoul, South Korea）
[3]. Isogeometric Analysis Using C2 Interpolating Splines for Curved Objects in EMC Problems
Proc. 2023 IEEE International Symposium on EMC+SIPI / 226- （2023年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Nobuhisa Tanaka, Shin Usuki, and Kenjiro T. Miura [備考] 国際会議論文（Grand Rapids, MI）
[4]. Rational Generalized Trigonometric Curve: Rationalization of Generalized Trigonometric Curve
Computer-Aided Design and Applications 20/2 225-233 （2023年） [査読] 有 [国際共著論文] 該当する
[責任著者・共著者の別] 共著者
[著者] Kenjiro T. Miura, R.U. Gobithaasan, Md Yushalify Misro, Tadatoshi Sekine, and Shin Usuki [DOI]
[5]. Stochastic Modeling and Analysis of Automotive Wire Harness Based on Machine Learning and Polynomial Chaos Method
Proc. EMC Europe 2022 / - （2022年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Shin Usuki, and Kenjiro T. Miura [備考] 国際会議論文（Gothenburg, Sweden）
[6]. Performance Judgment of Automotive Wire Harness Based on Convolutional Neural Network
Proc. 2022 IEEE International Symposium on EMC+SIPI / 335- （2022年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hiromi Itaya, Shin Usuki, and Kenjiro T. Miura [備考] 国際会議論文（Spokane, WA）
[7]. Uniqueness Theorem on the Shape of Free-form Curves Defined by Three Control Points
Computer-Aided Design and Applications 19/2 293-305 （2022年） [査読] 有 [国際共著論文] 該当する
[責任著者・共著者の別] 共著者
[著者] Kenjiro T. Miura, Dan Wang, R.U. Gobithaasan, Tadatoshi Sekine, and Shin Usuki [DOI]
[8]. Defective judgment for automotive wire harness using convolutional neural network
IEICE Communications Express X10-B/12 - （2021年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hiromi Itaya, Shin Usuki, and Kenjiro T. Miura [DOI]
[9]. Electric Property Analysis and Wire Placement Optimization of Automotive Wire Harness
Proceedings of EMC+SIPI 2021 / 189- （2021年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Takumi Ito, Shin Usuki, and Kenjiro T. Miura [備考] 国際会議論文（Virtual）
[10]. εκ-Curves: controlled local curvature extrema
The Visual Computer / - （2021年） [査読] 有 [国際共著論文] 該当する
[責任著者・共著者の別] 共著者
[著者] Kenjiro T. Miura, R. U. Gobithaasan, Péter Salvi, Dan Wang, Tadatoshi Sekine, Shin Usuki, Junichi Inoguchi, and Kenji Kajiwara [DOI]
[11]. Variability Analysis of a Non-Uniform Transmission Line Using Stochastic Galerkin Method
Proceedings of EMC Europe 2020 / - （2020年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Shin Usuki, and Kenjiro T. Miura [備考] 国際会議論文（Rome, Italy）
[12]. Capacitance Matrix Estimation of Multiconductor Transmission Lines Using Machine Learning
Proceedings of ITC-CSCC 2020 / 446-451 （2020年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Yuya Sato, Tadatoshi Sekine, Shin Usuki, and Kenjiro T. Miura [備考] 国際会議論文（Aichi, Japan）
[13]. Stabilized Explicit Isogeometric Analysis (SE-IGA) for Efficient Modeling and Analysis of 2-D Curved Structures
Proceedings of EMC Europe 2019 / 825-830 （2019年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Hayato Naojima and Tadatoshi Sekine [備考] 国際会議論文（Barcelona, Spain）
[14]. Discrete Tau-Curve
Proceedings of ACDDE 2019 / - （2019年） [査読] 有 [国際共著論文] 該当する
[責任著者・共著者の別] 共著者
[著者] Kenjiro T. Miura, R. U. Gobithaasan, Shin Usuki, and Tadatoshi Sekine [備考] 国際会議論文（Penang, Malaysia）
[15]. 共形等価回路と回路指向型Leapfrog ADI法に基づく多層電源分配回路網の高速シミュレーション
電子情報通信学会論文誌B J102-B/3 248-257 （2019年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] 關根惟敏 [DOI]
[16]. An Estimation Method for the Capacitance Matrix of Bundle of Wires Based on Machine Learning
Proceedings of EMC Europe 2018 / 1004-1007 （2018年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine [備考] 国際会議論文（Amsterdam, The Netherlands）
[DOI]
[17]. Stabilized Mixed Finite-Element Time-Domain (FETD) Method for Fast Transient Analysis of Multiscale Electromagnetic Problems
IEEE Transactions on Microwave Theory and Techniques / - （2018年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Yohei Oikawa, Hideki Asai [DOI]
[18]. Electromagnetic Simulation of Curved Objects Based on Isogeometric Analysis
Proceedings of 2017 IEEE International Symposium on EMC+SIPI / 94-97 （2017年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine [備考] 国際会議論文（Washington D.C.）
[DOI]
[19]. Subgrid-Based Equivalent Circuit for Transient Thermal Analysis Using Latency Insertion Method
Proceedings of 2017 IEEE International Symposium on EMC+SIPI / 760-765 （2017年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Ngo Ha Anh, Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Washington D.C.）
[DOI]
[20]. Enlarged Cell Technique for Conformal Equivalent Circuit Model of Power Delivery Network
Proceedings of 2016 IEEE 25th Electrical Performance of Electronic Packages and Systems (EPEPS) / 119-121 （2016年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（San Diego, CA）
[DOI]
[21]. Fast Simulation of Multilayered Power Delivery Network using Multilayered Triangular Subcell Method and Block-Type Leapfrog Scheme
Proceedings of URSI AP-RASC 2016 / 925-928 （2016年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Ikki Arakaki, Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Seoul, Korea）
[DOI]
[22]. Meshless Modeling for Electrical-Thermal Co-Simulation of IR-Drop Analysis
Proceedings of 2016 IEEE International Symposium on Electromagnetic Compatibility (EMC) / 182-186 （2016年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine [備考] 国際会議論文（Ottawa, ON, Canada）
[DOI]
[23]. Multi-Rate Locally Implicit Block Leapfrog Scheme for Fast Transient Analysis of Multi-Layered Power/Ground Planes
IEEE Microwave and Wireless Components Letters 26/6 377-379 （2016年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Shingo Okada, Tadatoshi Sekine, Hideki Asai [DOI]
[24]. A Comparison Between Latency Insertion Method and Relaxation Method in Transient Thermal Analysis
Proceedings of APEMC 2016 / 166-169 （2016年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Ngo Ha Anh, Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Shenzhen, China）
[DOI]
[25]. A Stabilized Leapfrog Scheme for Circuit-Based Analysis of Power Delivery Network
Proceedings of 2015 IEEE 24th Electrical Performance of Electronic Packages and Systems (EPEPS) / 21-23 （2015年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（San Jose, CA）
[DOI]
[26]. Conformal Equivalent Circuit Model and Leapfrog Alternating Direction Implicit Formulation for Fast Simulation of Power Delivery Network
Proceedings of 2015 Joint IEEE International Symposium on Electromagnetic Compatibility and EMC Europe / 588-593 （2015年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Dresden, Germany）, Best Symposium Paper Award Finalist
[DOI]
[27]. Triangular Subcell Method for Efficient Equivalent Circuit Modeling of Power Delivery Network
Proceedings of ITC-CSCC 2015 / 760-765 （2015年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Ikki Arakaki, Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Seoul, Korea）
[28]. A Hybrid Implicit-Explicit and Conformal (HIE/C) FDTD Method for Efficient Electromagnetic Simulationc of Nonorthogonally-Aligned Thin Structures
IEEE Transactions on Electromagnetic Compatibility 57/3 505-512 （2015年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Hideaki Muraoka, Yuta Inoue, Tadatoshi Sekine, Hideki Asai [DOI]
[29]. 局所陰的ブロック型Leapfrog法による多層電源分配網の高速過渡解析
電子情報通信学会論文誌C J98-C/5 96-104 （2015年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] 岡田慎吾, 關根惟敏, 浅井秀樹
[30]. Fast Transient Simulation of Power Distribution Network Based on Stabilized Explicit Method
Proceedings of APEMC 2015 / 345-348 （2015年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Kaoru Nakagaki, Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Taipei, Taiwan）
[DOI]
[31]. Comparison Between Latency Insertion Method (LIM) and Relaxation Method in Thermal Integrity Analysis
Proceedings of APEMC 2015 / 341-344 （2015年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Kazuki Sakamoto, Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Taipei, Taiwan）
[DOI]
[32]. Fast Transient Simulation of Multilayered Power Delivery Network by Using the Stabilized Explicit Method
Proceedings of IEEE International Symposium on EMC&SI 2015 / 253-258 （2015年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Santa Clara, CA）
[DOI]
[33]. Enlarged Cell Technique for Conformal Equivalent Circuit Model of Power Delivery NetworkMethod of Moments Based on Isogeometric Analysis for Electrostatic Field Simulations of Curved Multiconductor Transmission Lines
Proceedings of 2014 IEEE 23th Electrical Performance of Electronic Packages and Systems (EPEPS) / 195-198 （2014年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Kenjiro T. Miura, Hideki Asai [備考] 国際会議論文（Portland, OR）
[DOI]
[34]. Electrostatic Field Simulations of Curved Conductors by Using Method of Moments Based on Isogeometric Analysis
Proceedings of EMC Europe 2014 / 192-195 （2014年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Kenjiro T. Miura, Hideki Asai [備考] 国際会議論文（Gothenburg, Sweden）
[DOI]
[35]. Locally Stabilized Explicit Method for Fast Transient Analysis of Inhomogeneously-Meshed Plane Structures
Proceedings of 2014 IEEE International Symposium on Electromagnetic Compatibility (EMC) / 888-893 （2014年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Raleigh, NC）
[DOI]
[36]. Locally Implicit Finite-Volume Time-Domain Method for the Simulation of Small Conductive Objects
Proceedings of ITC-CSCC 2014 / - （2014年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Mikito Hirata, Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Phuket, Thailand）
[37]. HIE-Block Latency Insertion Method for Fast Transient Simulation of Nonuniform Multiconductor Transmission Lines
Proceedings of ASP-DAC 2014 / 774-779 （2014年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Takahiro Takasaki, Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Singapore）
[DOI]
[38]. 高速三次元電磁界・回路シミュレーション技術の現状と将来展望 ―アルゴリズムと並列計算の観点から―
電子情報通信学会 基礎・境界ソサイエティ Fundamentals Review 7/3 197-209 （2014年） [査読] 無 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] 浅井秀樹, 井上雄太, 關根惟敏
[39]. Efficient Modeling and Analysis of Multilayered Power Distribution Network by Using Conformal Mesh and Block-Type Leapfrog Scheme
Proceedings of 2013 IEEE Electrical Design of Advanced Packaging & Systems Symposium (EDAPS) / 221-224 （2013年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Nara, Japan）
[DOI]
[40]. Optimum Implementation of a Locally Implicit Leapfrog Scheme for Fast Simulation of Inhomogeneously-Meshed Plane Structures
Proceedings of 2013 IEEE 22th Electrical Performance of Electronic Packages and Systems (EPEPS) / 47-50 （2013年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（San Jose, CA）
[DOI]
[41]. Fast Transient Analysis of Nonuniform Multiconductor Transmission Lines Using HIE-Block-LIM
IEEE Microwave and Wireless Components Letters 23/10 512-514 （2013年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Takahiro Takasaki, Tadatoshi Sekine, Hideki Asai [DOI]
[42]. A Framework for the Simulation of Electrostatic Discharge Immunity Using the Unified Circuit Modeling Technique
Proceedings of 2013 IEEE International Symposium on Electromagnetic Compatibility (EMC) / 1-6 （2013年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Denver, CO）, Best Symposium Paper Award Finalist
[DOI]
[43]. Unconditionally Stable Explicit Method for the Fast 3-D Simulation of On-Chip Power Distribution Network
Proceedings of 2013 IEEE 63rd Electronic Components and Technology Conference (ECTC) / 1094-1099 （2013年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Las Vegas, NV）
[DOI]
[44]. 節点ブロック緩和法を用いた不均一な多導体伝送線路の高速過渡解析
電子情報通信学会論文誌C J96-C/6 114-121 （2013年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] 高崎貴大, 關根惟敏, 浅井 秀樹
[45]. Parallel-Distributed Block-LIM for Transient Simulation of Tightly Coupled Transmission Lines
IEEE Transactions on Components, Packaging and Manufacturing Technology 3/4 670-677 （2013年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Yuta Inoue, Tadatoshi Sekine, Hideki Asai [DOI]
[46]. Explicit and Unconditionally Stable Method for the Fast 3-D Simulation of Staked Chip Power Distribution Networks Connected by Through Silicon Via Arrays
Proceedings of Design, Automation and Test in Europe (DATE) 2013 Friday Workshop / - （2013年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Grenoble, France）
[47]. Unconditionally Stable Explicit Method for the Fast 3-D Simulation of On-Chip Power Distribution Network with Through Silicon Via
Proceedings of ASP-DAC 2013 / 7-12 （2013年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Yokohama, Japan）
[DOI]
[48]. Nonlinear Block-Type Leapfrog Scheme for the Fast Simulation of Multiconductor Transmission Lines with Nonlinear Drivers and Terminations
Proceedings of 2012 IEEE 21th Electrical Performance of Electronic Packages and Systems (EPEPS) / 284-287 （2012年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Tempe, AZ）
[DOI]
[49]. Unified Circuit Modeling Technique for the Simulation of Electrostatic Discharge (ESD) Injected by an ESD Generator
Proceedings of 2012 IEEE International Symposium on EMC / 340-345 （2012年） [査読] 有 [国際共著論文] 該当する
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai, John S. Lee [備考] 国際会議論文（Pittsburgh, PA）
[DOI]
[50]. Locally Implicit LIM for the Simulation of PDN Modeled by Triangular Meshes
IEEE Microwave and Wireless Components Letters 22/6 291-293 （2012年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Hiroki Kurobe, Tadatoshi Sekine, Hideki Asai [DOI]
[51]. Alternating Direction Explicit-Latency Insertion Method (ADE-LIM) for the Fast Transient Simulation of Transmission Lines
IEEE Transactions on Components, Packaging, and Manufacturing Technology 2/5 783-792 （2012年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Hiroki Kurobe, Tadatoshi Sekine, Hideki Asai [DOI]
[52]. Transient Simulation of Multilayered Power Distribution Network Based on Block-Type Alternating Direction Implicit Scheme
Proceedings of APEMC 2012 / - （2012年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Tomoki Ishimaru, Hideki Asai [備考] 国際会議論文（Singapore）, Best Student Paper Award Finalist
[DOI]
[53]. ADIブロックLIMによる多層電源分配網解析
電子情報通信学会論文誌A J94-A/12 1043-1046 （2011年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] 石丸友紀, 關根惟敏, 浅井秀樹
[54]. Simulation of Multiconductor Transmission Lines Using Block-Latency Insertion Method and Model Order Reduction Technique
Proceedings of EMC Compo 2011 / 203-206 （2011年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Dubrovnik, Croatia）
[URL]
[55]. Full-Wave PEEC Time Domain Solver Based on Leapfrog Scheme
Proceedings of 2011 IEEE 20th Electrical Performance of Electronic Packages and Systems (EPEPS) / 181-184 （2011年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（San Jose, CA）
[DOI]
[56]. Mixed Finite Element Time Domain Method Based on Iterative Leapfrog Scheme for Fast Simulations of Electromagnetic Problems
Proceedings of 2011 IEEE International Symposium on Electromagnetic Compatibility (EMC) / 596-601 （2011年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Long Beach, CA）
[DOI]
[57]. Block-Latency Insertion Method (Block-LIM) for Fast Transient Simulation of Tightly Coupled Transmission Lines
IEEE Transactions on Electromagnetic Compatibility 53/1 193-201 （2011年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [DOI]
[58]. GPGPU-LIMを用いた電源分配回路網の高速過渡解析
電子情報通信学会論文誌C J93-C/11 406-413 （2010年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] 井上雄太, 關根惟敏, 浅井秀樹
[59]. Iterative Latency Insertion Method for Large Networks with Low Latency
Proceedings of 2010 IEEE 19th Electrical Performance of Electronic Packages and Systems (EPEPS) / 161-164 （2010年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Austin, TX）
[DOI]
[60]. Fast Circuit Simulation Based on Parallel-Distributed LIM using Cloud Computing System
Journal of Semiconductor Technology and Science 10/1 49-54 （2010年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 共著者
[著者] Yuta Inoue, Tadatoshi Sekine, Hideki Asai
[61]. CMOS Circuit Simulation Using Latency Insertion Method
IEICE Trans. on Fundamentals E92-A/10 2546-2553 （2009年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [DOI]
[62]. Generalized Leapfrog Scheme for Large-Scale Circuit Simulation
Proceedings of 2009 IEEE 18th Electrical Performance of Electronic Packages and Systems (EPEPS) / 81-84 （2009年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Portland, OR）
[DOI]
[63]. CMOS Circuit Simulation Using Latency Insertion Method
Proceedings of 2008 IEEE 17th Electrical Performance of Electronic Packages (EPEP) / 55-58 （2009年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（San Jose, CA）
[DOI]
[64]. Block Latency Insertion Method (Block-LIM) for Fast Transient Simulation of Tightly Coupled Transmission Lines
Proceedings of 2009 IEEE International Symposium on Electromagnetic Compatibility (EMC) / 253-257 （2009年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Austin, TX）
[DOI]
[65]. Hybrid Analysis of Large Interconnects and Nonlinear Circuit Using Hierarchical Technique
Proceedings of NCSP’09 / 538-541 （2009年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Honolulu, HI）
[66]. Matrix Order Reduction by Nodal Analysis Formulation and Relaxation-based Fast Simulation for Power/Ground Plane
IEICE Trans. on Fundamentals E91-A/9 2450-2455 （2008年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi SEKINE, Yuichi TANJI, Hideki ASAI [DOI]
[67]. Application of Latency Insertion Method to CMOS Circuit Simulation
Proceedings of NOLTA2008 / 440-443 （2008年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Hideki Asai [備考] 国際会議論文（Budapest, Hungary）
[68]. Application and Estimation of Relaxation-Based Simulation Techniques to Interconnect and Plane Networks
Proceedings of NOLTA2007 / 517-520 （2007年） [査読] 有 [国際共著論文] 該当しない
[責任著者・共著者の別] 責任著者
[著者] Tadatoshi Sekine, Yuichi Tanji, Hideki Asai [備考] 国際会議論文（Vancouver, Canada）
|